DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

008767231 \*\*Image available\*\*
WPI Acc No: 1991-271244/199137

XRPX Acc No: N91-206929

Insulator substrate for production of thin-film semiconductor device - has lamination of two surface cover layers NoAbstract Dwg 1/5

Patent Assignee: RICOH KK (RICO )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 3179778 A 19910805 JP 9096235 A 19900413 199137 B

Priority Applications (No Type Date): JP 89248903 A 19890925; JP 89114775 A

19890508; JP 9096235 A 19900413

Title Terms: INSULATE; SUBSTRATE; PRODUCE; THIN; FILM; SEMICONDUCTOR;

DEVICE; LAMINATE; TWO; SURFACE; COVER; LAYER; NOABSTRACT

Derwent Class: U11; U12; U13

International Patent Class (Additional): H01L-029/78

File Segment: EPI

DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

03516878

\*\*Image available\*\*

INSULATING BOARD FOR FORMING THIN FILM SEMICONDUCTOR

PUB. NO.:

**03-179778** [JP 3179778 A]

PUBLISHED:

August 05, 1991 (19910805)

INVENTOR(s): KOMORI SATOSHI

OKAMOTO HIROYUKI

APPLICANT(s): RICOH CO LTD [000674] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

02-096235 [JP 9096235]

FILED:

April 13, 1990 (19900413)

INTL CLASS:

[5] H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 1128, Vol. 15, No. 428, Pg. 98,

October 30, 1991 (19911030)

### **ABSTRACT**

PURPOSE: To remove the effect of contaminants contained in an insulating board by a method wherein the insulating board is covered with a first coating layer, and furthermore the first coating layer is coated with a second coating layer.

CONSTITUTION: A first coating layer 2 is formed on the whole face of an insulating board of quartz or glass, and furthermore a second coating layer 3 is formed on all the surface of the first coating layer 2. A coating layer of silicon, silicon oxide, silicon nitride, or the like functioning as a buffer layer is used as the first coating layer 2, and it is preferable that the coating layer is 0.1-2.0.mu.m in thickness when a polycrystalline silicon film or a silicon oxide film is used. SiO(sub 2), Si(sub 3)N(sub 4), SiON, or SiN can be used as the composition of a second coating layer which functions as a passivation film, and it is preferable that SiN or SiN is selected and the second coating layer is 0.1-2.0.mu.m in thickness.

# ®日本国特許庁(JP)

# @ 公 開 特 許 公 報 (A) 平3-179778

⑤Int. Cl. 5

識別記号

庁内整理番号

43公開 平成3年(1991)8月5日

H 01 L 29/784

9056-5F H 01 L 29/78

3 1 1 X

審査請求 未請求 請求項の数 1 (全4頁)

図発明の名称 薄膜半導体形成用絶縁基板

②特 願 平2-96235

**匈出** 願 平 2 (1990) 4 月 13 日

優先権主張 ②平1(1989)5月8日30日本(JP)30特願 平1-114775

@平1(1989)9月25日國日本(JP)@特願 平1-248903

@発明者 小森 敏

敏 東京都大田区中馬込1丁目3番6号 株式会社リコー内仏 之 東京都大田区中馬込1丁目3番6号 株式会社リコー内

⑩発 明 者 岡 本 弘 之 東京都大田区中馬込1丁目3番6号 ⑪出 願 人 株式会社リコー 東京都大田区中馬込1丁目3番6号

個代 理 人 弁理士 友松 英爾

明細書

1. 発明の名称

薄膜半導体形成用絶縁基板

- 2. 特許請求の範囲
  - 1. 絶縁基板面が第1被覆層で被覆され、さらにこの第1被覆層面が第2被覆層で被覆されていることを特徴とする薄膜半導体形成用絶縁基板。
- 3. 発明の詳細な説明

(技術分野)

本発明は薄膜半導体素子やイメージセンサの 作製に有用な絶縁基板、具体的には不純物汚染 防止用被覆膜を供えた絶縁基板に関する。

(従来技術)

通常薄膜トランジスタを形成するには絶縁基 板上に多結晶シリコンを全面に形成し、ホトリ ソ技術等を用いて作成するのが一般的である。 この場合基板からの不純物の拡散(Na, K, Ca, Fe, A2, W)により作製装置やその 雰囲気および薄膜トランジスタが汚染されてし \*\*まい、薄膜トランジスタの特性変動を引き起こし、信頼性に悪影響をおよぼしていた。

このため、特開昭59-89436号では、基板からの不純物防止策として使用されるパッシベーション膜として、絶縁基板の全面に酸化硅素膜、シリコン窒化膜、リンガラス膜等の脊膜(一層のみ)を被覆することが提案されている。

(目 的)

本発明の目的は、絶縁基板に含有される汚染 物質の影響を除去し、信頼性、安定性及び再現 性に優れた半導体素子を実現する基板構造を提供することにあり、具体的には絶縁基板と表面被覆層の間に中間被覆層をバッファ層として形成することにより、層の応力、基板の熱膨によるストレスを緩和した絶縁基板を提供することにある。

### (構成)

本発明の薄膜半導体形成用絶縁基板は、 絶縁 基板面が第1被覆層で被覆され、さらにこの第 1被覆層面が第2被覆層で被覆されていること を特徴とするものである。

本発明の絶縁基板を用いた薄膜半導体装置を 第1回に示す。

石英またはガラス等の絶縁基板1の全面には第1被覆層2が形成され、さらにこの第1被覆層2の全面には第2被覆層3が形成されている。前記のように第1被覆層2及び第2被覆層3は絶縁基板1の全面に形成してもよいが、絶縁基板の一部あるいは片面もしくは両面に形成した場合を第2図に、半

SiO<sub>2</sub>、Si,N<sub>4</sub>、SiON、SiNなどを用いることができ、好ましくはSi,N<sub>4</sub>、SiNであり、膜厚は組成によっても異なるが、通常0.05~10μm、好ましくは0.1~2.0μmである。

第1被覆層及び第2被覆層の形成方法は常圧 あるいは減圧CVD法、プラズマCVD法、光 CVD法などすべての公知の薄膜形成法を利用 できる。第1被覆層がシリコン窒化酸化層の場 合には、イオン注入法を用い、その場合、N° の注入エネルギーは10~20KeVとするとよい。

また、第2被覆層の場合、気相成長法を用いてもよい。さらに第1被覆層形成後、アニール処理を施こし、その後第2被覆層を形成するようにするとよい。アニール処理は、№2雰囲気中30~120分間、温度800~1000℃で行なうとよい。

第1被理暦と第2被理暦の組合せで最も好ま しいのは、石英やガラス等の透明絶縁基板上に 形成する場合において、絶縁基板表面にイオン 注入法により、Si窒化酸化層を第1被理暦と 夢体装置(TFT部)を作製する部分(I)のみに 形成した場合の2つの例を第3図AおよびBに 示す。

第1被理暦 2 としては、バッファ暦として機能すれば何んでもよく、シリコン、シリコン酸化物等の被理層があり、たとえば多結晶シリコン膜、Si〇ュ膜、Si:〇:H膜、Si:〇:N膜、NSG膜、リンケイ酸ガラス、PSG膜、ポロンケイ酸ガラス、BPSG膜などを挙げることができる。この第1被理暦 2 は、これらの暦を積層して形成してもよい。

暦厚は組成によっても異なるが、たとえば多結晶シリコン膜及びシリコン酸化物系膜の場合の厚みは、通常0.05μm~10.0μm、好ましくは0.1~2.0μmである。シリコン窒化酸化膜の場合には、通常20~200Å、好ましくは50~100Åである。

第2被覆層の組成としては、パッシベーション膜として機能すれば何んでもよく、たとえば

して形成し、該Si窒化酸化層上に気相成長法によりSiO。膜あるいはSi。N。膜などの透明 級級層を第2被覆層として形成した場合である。

第1被理層2及び第2被理層3を形成後、従来技術を用いて活性層4、ドレイン電極端子5、ゲート総極7、ゲート電極端子8、ソース電極端子9等を設けた薄膜トランジスタが作製される。

### (実施例)

### 実施例(1)

第4回に示すように石英基板1に減圧CVD 法により、NSG膜2を形成する。

### 型膜条件

(温度430℃ SiH。80sccm 0:200sccm 圧力 0.2Torr 膜厚 5000人)

次にNSG膜2の上に、同じ滅圧CVD法によりSi,N。膜3を形成する。

# 製膜条件

(温度770℃ SiH<sub>a</sub>C4 : 120sccm NH, 1200 sccm 圧力 0.45Torr 膜厚 2000人)

以上の基板パシベーション膜を形成後、第1 図に示すように多結晶シリコン4を全面に形成 し、通常のホトリソ技術により、ドレイン電極 端子5、ゲート絶縁膜6、ゲート電極7、ゲー ト電極端子8、ソース電極端子9よりなる薄膜 トランジスタを形成した。

### 実施例(2)

石英基板1に減圧CVD法により、PSG膜を形成する。

#### 製膜条件

(温度430℃ SiK. 60sccm PH, 40sccm

02 200sccm圧力 0.2Torr膜厚 5000人)次にPSG膜の上に同じ滅圧CVD法によりSi,N。膜を形成する。製膜条件は実施例(1)と同じ。以下実施例(1)と同じくタを形成した。

# 実施例(3) (第5回参照)

石英基板 1 にBSG(ポロンシリケートガラス)膜 2′を滅圧 C V D 法により形成。

### 製膜条件

(温度600℃ SiH. 145sccm

圧力0.12Torr 膜厚5000人)

次にPolyーSi膜の全面に同じ滅圧CV D法により、シリコン窒化膜(Si,N。膜)を形成 した。

# 製膜条件

(温度770℃ SiH,CL, 120sccm NH,

1200sccm 圧力0.45Torr 膜厚2000人)

形成された絶縁基板は、多結晶シリコンをプレーコート層(バッファ層)として設けたことによりシリコン窒化膜のハガレやクラックがまったく生じなかった。

しかる後、この絶膜基板を用い、常法に従っ て第1回に示す薄膜半導体装置を作製した。

この薄膜半導体装置は、絶縁基板中の不純物 等による汚染から半導体素子が完全に保護され ていた。

### 実施例(5)

石英基板の片面にイオン注入法によりSiO

### 製膜条件

(温度430℃ SiH。60sccm B.H。40sccm 0.200sccm 圧力 0.2Torr 膜厚 2000Å) 次にBSG膜2'の上にNSG膜2'を減圧C VD法により形成。

## 製膜条件

(温度430℃ SiH。 80sccm 0, 200sccm 圧力 0.2Torr 膜厚 2000人) 次にNSG膜2″の上にSi,N4膜3を滅圧C

次にNSG膜 2 \* の上にSi, N。膜3を放圧 C VD法により形成。

### 製膜条件

(温度770℃ SiH2CL, 120sccm NH,

1200sccm 圧力 0.45Torr 膜厚 2000 Å) 以上の3層構造の基板パシペーション膜を形成後実施例(1)と同様に多結晶シリコンを全面 に形成し、ホトリソ技術により薄膜トランジス タを形成した。

## 実施例(4)

石英基板に減圧CVD法により、多結晶シリコン膜(Poly-Si膜)を全面に形成した。

### N膜を形成した。

### 製膜条件

(N°エネルギー20KeV 膜厚100Å) N°注入後、900℃の温度、N<sub>2</sub>雰囲気で60分間 アニール処理した。

次に SiON 膜上にシリコン窒化膜(Si,N。 腱)を形成した。

# 製膜条件

(温度770℃ SiH.Ca. 120sccm NH.

1200sccm 圧力0.45Torr 腹厚2000人) 形成された絶縁基板は、SiON膜をプレー コート層(パッファ層)として設けたことにより シリコン窒化膜のハガレやクラックがまったく 生じなかった。

しかる後、この絶縁基板を用い、常法に従っ て漆膜半導体装置を作製した。

この薄膜半導体装置は、絶縁基板中の不純物 等による汚染から半導体素子が完全に保護され ていた。 〔効果〕

本発明絶縁基板は第1被覆層をプレーコート 層として設けたことにより第2被覆層のハガレやクラックを完全に防止することができる。また、本発明の絶縁基板を用いた薄膜半導体装置は、絶縁基板中の不純物等による汚染から半導体素子を完全に保護することができる。

したがって、歩留り及び信頼性の向上が期待できる。

## 4. 図面の簡単な説明

第1回は、本発明の絶縁基板を用いた薄膜半導体装置の説明図、第2図は、第1被覆層を絶縁基板の片面に形成した場合ををし、第3図AおよびBは、第1被覆層と第2位層を絶縁基板の一部に形成した場合の2つの例を示し、第4図は、本発明の実施例1で得られた薄膜半導体形成用絶縁基板を示す。

1 … 基板 2 … 第 1 被覆層

3 … 第 2 被 理層 4 … 活性層

5 …ドレイン電極端子

6…ゲート絶縁膜 7…ゲート電極

8…ゲート電極端子 9…ソース電極端子

特許出願人 株式会社リコー 代理人弁理士 友 松 英 田 で



